W niedawno opublikowanym badaniu przez badaczy z Uniwersytetu Technicznego w Darmstadcie przedstawiono techniczną platformę o nazwie „PQC-HA”, która umożliwia ewaluację i prototypowanie akceleratorów sprzętowych do kryptografii post-kwantowej. Artykuł, zatytułowany „PQC-HA: Framework do prototypowania i ewaluacji na sprzęcie akceleratorów do kryptografii post-kwantowej”, skupia się na optymalizacji implementacji oprogramowania i sprzętu wybranych schematów w ramach projektu standaryzacji kryptografii post-kwantowej Narodowego Instytutu Standaryzacji i Technologii (NIST).

Badanie koncentruje się na dwóch wybranych schematach projektu, CRYSTALS Kyber i CRYSTALS Dilithium, które pełnią rolę Mechanizmu Enkapsulacji Kluczy (KEM) i Algorytmu Podpisu Cyfrowego (DSA) odpowiednio. Badacze używają otwartoźródłowego frameworka TaPaSCo do tworzenia bloków budulcowych sprzętu dla obu schematów, wykorzystując syntezy wysokiego poziomu (HLS) na podstawie minimalnie zmodyfikowanych implementacji referencyjnych oprogramowania ANSI C.

Aby zweryfikować funkcjonalność tych bloków budulcowych sprzętu, opracowano ogólną aplikację hosta TaPaSCo w języku Rust. Aplikacja ta wykorzystuje standardowy interfejs NIST i odpowiadające mu mechanizmy testu znanej odpowiedzi w celu oceny wydajności akceleratorów w rzeczywistym sprzęcie. Tylko taka metoda pozwala na weryfikację i ocenę akceleratorów do kryptografii post-kwantowej w rzeczywistym sprzęcie.

Ponadto, badanie ocenia przeciążenie komunikacyjne akceleratorów sprzętowych TaPaSCo w układach FPGA podłączonych do PCIe i porównuje je z wcześniejszymi pracami i zoptymalizowanymi implementacjami referencyjnymi oprogramowania AVX2. Wyniki podkreślają wykonalność wykorzystania TaPaSCo do oceny wydajności akceleratorów do kryptografii post-kwantowej w prawdziwym sprzęcie.

Badanie mierzy również przeciążenie komunikacyjne akceleratora poza chipem standardowego interfejsu NIST. Co ciekawe, to samo przeciążenie góruje nad rzeczywistym czasem wykonania zoptymalizowanej implementacji referencyjnej oprogramowania Kyber w Poziomie Zabezpieczeń 1.

Podsumowując, ten artykuł badawczy dostarcza cennych informacji na temat prototypowania i ewaluacji akceleratorów sprzętowych do kryptografii post-kwantowej. Dowodzi wykonalności wykorzystania TaPaSCo do weryfikacji i oceny wydajności tych akceleratorów w rzeczywistych układach. Te wyniki przyczyniają się do trwających wysiłków projektu standaryzacji kryptografii post-kwantowej NIST i torują drogę do przyszłych postępów w bezpiecznych systemach kryptograficznych.

Źródło: Sattel, Richard, Christoph Spang, Carsten Heinz i Andreas Koch. „PQC-HA: A Framework for Prototyping and In-Hardware Evaluation of Post-Quantum Cryptography Hardware Accelerators”. arXiv preprint arXiv:2308.06621 (2023).